方案概述

核心芯片：TI DSP 28335 ALTERA FPGA

方案详情：

本方案专门为圆网印花机而开发，方案控制24路伺服驱动器，进行同步印花运动控制。方案采用DSP+FPGA+ARM的架构，通过高速CAN通信进行指令控制，DSP进行浮点算法运算，实现摩擦补偿等功能，FPGA接收DSP输出的控制参数实时输出驱动伺服的波形。

应用场合：

本系统主要应用于圆网印花机

方案图片：

伺服驱动器

伺服驱动器（servo drives）又称为“伺服控制器”、“伺服放大器”，是用来控制伺服电机的一种控制器，其作用类似于变频器作用于普通交流马达，属于伺服系统的一部分，主要应用于高精度的定位系统。一般是通过位置、速度和力矩三种方式对伺服电机进行控制，实现高精度的传动系统定位，目前是传动技术的高端产品。

伺服驱动器是现代运动控制的重要组成部分，被广泛应用于工业机器人及数控加工中心等自动化设备中。尤其是应用于控制交流永磁同步电机的伺服驱动器已经成为国内外研究热点。当前交流伺服驱动器设计中普遍采用基于矢量控制的电流、速度、位置3闭环控制算法。该算法中速度闭环设计合理与否，对于整个伺服控制系统，特别是速度控制性能的发挥起到关键作用[1]  。

在伺服驱动器速度闭环中，电机转子实时速度测量精度对于改善速度环的转速控制动静态特性至关重要。为寻求测量精度与系统成本的平衡，一般采用增量式光电编码器作为测速传感器，与其对应的常用测速方法为M/T测速法。M/T测速法虽然具有一定的测量精度和较宽的测量范围，但这种方法有其固有的缺陷，主要包括：1）测速周期内必须检测到至少一个完整的码盘脉冲，限制了最低可测转速；2）用于测速的2个控制系统定时器开关难以严格保持同步，在速度变化较大的测量场合中无法保证测速精度。因此应用该测速法的传统速度环设计方案难以提高伺服驱动器速度跟随与控制性能。

工作原理

目前主流的伺服驱动器均采用数字信号处理器（DSP）作为控制核心，可以实现比较复杂的控制算法，实现数字化、网络化和智能化。功率器件普遍采用以智能功率模块（IPM）为核心设计的驱动电路,IPM内部集成了驱动电路,同时具有过电压、过电流、过热、欠压等故障检测保护电路,在主回路中还加入软启动电路,以减小启动过程对驱动器的冲击。功率驱动单元首先通过三相全桥整流电路对输入的三相电或者市电进行整流，得到相应的直流电。经过整流好的三相电或市电，再通过三相正弦PWM电压型逆变器变频来驱动三相永磁式同步交流伺服电机。功率驱动单元的整个过程可以简单的说就是AC-DC-AC的过程。整流单元（AC-DC）主要的拓扑电路是三相全桥不控整流电路。

随着伺服系统的大规模应用，伺服驱动器使用、伺服驱动器调试、伺服驱动器维修都是伺服驱动器在当今比较重要的技术课题，越来越多工控技术服务商对伺服驱动器进行了技术深层次研究。

伺服驱动器是现代运动控制的重要组成部分，被广泛应用于工业机器人及数控加工中心等自动化设备中。尤其是应用于控制交流永磁同步电机的伺服驱动器已经成为国内外研究热点。当前交流伺服驱动器设计中普遍采用基于矢量控制的电流、速度、位置3闭环控制算法。该算法中速度闭环设计合理与否，对于整个伺服控制系统，特别是速度控制性能的发挥起到关键作用。

FPGA

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

工作原理

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

电源类型

FPGA电源要求输出电压范围从1.2V到5V，输出电流范围从数十毫安到数安培。可用三种电源：低压差(LDO)线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。

如果电路板空间是首要考虑因素，低输出噪声十分重要，或者系统要求对输入电压变化和负载瞬变做出快速响应，则应使用LDO稳压器。LDO功效比较低（因为是线性稳压器），只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容，用来处理系统瞬变，并保持系统稳定性。也可以使用双输出LDO，同时为VCCINT和VCCO供电。

如果在设计中效率至关重要，并且系统要求高输出电流，则开关式稳压器占优势。开关电源的功效比高于LDO，但其开关电路会增加输出噪声。与LDO不同，开关式稳压器需利用电感来实现DC-DC转换。

要求

为确保正确上电，内核电压VCCINT的缓升时间必须在制造商规定的范围内。对于一些FPGA，由于VCCINT会在晶体管阈值导通前停留更多时间，因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流，则较长的上电缓升时间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动，缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内。

许多FPGA没有时序控制要求，因此VCCINT、VCCO和VCCAUX可以同时上电。如果这一点无法实现，上电电流可以稍高。时序要求依具体FPGA而异。对于一些FPGA，必须同时给VCCINT和VCCO供电。对于另一些FPGA，这些电源可按任何顺序接通。多数情况下，先给VCCINT后给VCCO供电是一种较好的做法。

当VCCINT在0.6V至0.8V范围内时，某些FPGA系列会产生上电涌入电流。在此期间，电源转换器持续供电。这种应用中，因为器件需通过降低输出电压来限制电流，所以不推荐使用返送电流限制。但在限流电源解决方案中，一旦限流电源所供电的电路电流超过设定的额定电流，电源就会将该电流限制在额定值以下。