主控芯片 ：Si5384

       产品类别：Timing

品牌：  SILICON LABS

　　Network Synchronizer Clocks Supporting 1 PPS to 750 MHz Inputs

　　The Si5383/84combines the industry’s smallest footprint and lowest power network syn-chronizer clock with unmatched frequency synthesis flexibility and ultra-low jitter. The Si5383/84 is ideally suited for wireless backhaul, IP radio, small and macro cell wirelesscommunications systems, and data center switches requiring both traditional and packet based network synchronization.

　　The three independent DSPLLs are individually configurable as a SyncE PLL, IEEE 1588DCO, or a general-purpose PLL for processor/FPGA clocking. The Si5383/84 can alsobe used in legacy SETS systems needing Stratum 3/3E compliance. In addition, locking to a 1 PPS input frequency is available on DSPLL D. The DCO mode provides precise timing adjustment to 1 part per trillion (ppt). The unique design of the Si5383/84 allows the device to accept a TCXO/OCXO reference with a wide frequency range, and the ref-erence clock jitter does not degrade the output performance. The Si5383/84 is configura-ble via a serial interface and programming the Si5383/84 is easy with ClockBuilder Pro software. Factory pre-programmed devices are also available.

      概述

　　分布式基站系统将传统基站的基带单元(BBU)和射频拉远单元(RRU)分离，相对于传统一体化基站，分布式基站配置灵活、建设方便、维护更便捷。时钟系统是分布式基站的重要组成部分，通常分布式基站对时钟链路的要求主要在两个方面，即对GPS/BITs的接收时钟进行本地同步处理和对数据链路恢复的时钟进行消抖处理。

　　优势

　　· Silicon Labs网络时钟发生器/同步器Si5384是一款结合了业界最小封装(8*8 LGA)和最低功耗(最大1.6W)的网络同步时钟发生器，具有极其灵活的频率合成特性和业界最低的抖动性能指标(RMS jitter 为150fs)，能有效提高去抖时钟的相噪特性，降低通信误码率，提高系统通信稳定性。

Si5384

Network Synchronizer Clocks Supporting 1 PPS to 750 MHz

Inputs

The Si5383/84 combines the industry’s smallest footprint and lowest power network synchronizerclock with unmatched frequency synthesis flexibility and ultra-low jitter. TheSi5383/84 is ideally suited for wireless backhaul, IP radio, small and macro cell wirelesscommunications systems, and data center switches requiring both traditional and packetbased network synchronization.

The three independent DSPLLs are individually configurable as a SyncE PLL, IEEE 1588DCO, or a general-purpose PLL for processor/FPGA clocking. The Si5383/84 can alsobe used in legacy SETS systems needing Stratum 3/3E compliance. In addition, lockingto a 1 PPS input frequency is available on DSPLL D. The DCO mode provides precisetiming adjustment to 1 part per trillion (ppt). The unique design of the Si5383/84 allowsthe device to accept a TCXO/OCXO reference with a wide frequency range, and the referenceclock jitter does not degrade the output performance. The Si5383/84 is configurablevia a serial interface and programming the Si5383/84 is easy with ClockBuilder Prosoftware. Factory pre-programmed devices are also available.

KEY FEATURES

• One or three independent DSPLLs in a

single monolithic IC supporting flexible

SyncE/IEEE 1588 and SETS architectures

• Input frequency range:

• External crystal: 25-54 MHz

• REF clock: 5-250 MHz

• Diff clock: 8 kHz - 750 MHz

• LVCMOS clock: 1 PPS, 8 kHz - 250

MHz

• Output frequency range:

• Differential: 1 PPS, 100 Hz - 718.5 MHz

• LVCMOS: 1 PPS, 100 Hz - 250 MHz

• Ultra-low jitter of less than 150 fs

Applications

• Synchronous Ethernet (SyncE) ITU-T G.8262 EEC Option 1 & 2

• Telecom Grand Master Clock (T-GM) as defined by ITU-T G.8273.1

• Telecom Boundary Clock and Slave Clock (T-BC, T-TSC) as defined by ITU-T G.

8273.2

• IEEE 1588 (PTP) slave clock synchronization

• Stratum 3/3E, G.812, G.813, GR-1244, GR-253 network synchronization

• 1 Hz/1 PPS Clock Multiplier

Feature List

The Si5383/84 highlighted features are listed below.

• One or three DSPLLs in a single monolithic IC supportingflexible SyncE/IEEE 1588 and SETS architectures

• Meets the requirements of:

• ITU-T G.8273.1 T-GM

• ITU-T G.8273.2 T-BC, T-TSC

• ITU-T G.8262 (SyncE) EEC Options 1 & 2

• ITU-T G.812 Type III, IV

• ITU-T G.813 Option 1

• Telcordia GR-1244, GR-253 (Stratum-3/3E)

• Each DSPLL generates any output frequency from any inputfrequency

• Input frequency range:

• External crystal: 25 - 54 MHz

• REF clock: 5 - 250 MHz

• Diff clock: 8 kHz - 750 MHz

• LVCMOS clock: 1 PPS, 8 kHz - 250 MHz

• Output frequency range:

• Differential: 1 PPS, 100 Hz - 718.5 MHz

• LVCMOS: 1 PPS, 100 Hz - 250 MHz

• Pin or software controllable DCO on each DSPLL with typicalresolution to 1 ppt/step

• TCXO/OCXO reference input determines DSPLL free-run/holdoveraccuracy and stability

• Excellent jitter performance

• Programmable loop bandwidth per DSPLL:

• 1 PPS inputs: 1 mHz and 10 mHz

• All other inputs: 1 mHz to 4 kHz

• Highly configurable output drivers: LVDS, LVPECL, LVCMOS,HCSL, CML

• Core voltage:

• VDD: 1.8 V ±5%

• VDDA: 3.3 V ±5%

• Independent output supply pins: 3.3 V, 2.5 V, or 1.8 V

• Built-in power supply filtering

• Status monitoring:

• LOS, LOL: 1 PPS-750 MHz

• OOF: 8 kHz-750 MHz

• I2C Serial Interface

• ClockBuilderTM Pro software tool simplifies device configuration

• 5 input, 7 output, 56-pin LGA

• Temperature range: –40 to +85 °C

• Pb-free, RoHS-6 compliant

　　· Silicon Labs无线专用时钟发生器Si5386E时钟是一款结合了业界最小封装(9*9 LGA)和集成低相噪DSPLL的时钟发生器，以紧凑的单芯片设计取代了分立时钟IC、VCXO和环路滤波器件。相对于依赖多个PLL和分立振荡器的解决方案，简化了原理图、PCB设计，提供了更优良的可靠性。

　　· Epson的恒温晶振OG1409CAN，提供超高精度、稳定度的时钟，频率温度稳定度为0.05 ppm(-40℃~85℃)，能够快速预热和准确锁定，能够在3分钟内达到0.1 ppm稳定度的时钟输出，可以快速提供稳定的、高精度参考源时钟。

　　优势特征：

　　1、 集成 Silicon Labs 第四代 DSPLL专利技术，去抖能力业界最强，能有效降低数据恢复时钟的相噪，降低通信误码率，提高通信系统可靠性。

　　2、运行功耗通常在 1.6W 以下，非常有利于系统散热设计。

       【分布式基站】

　　分布式基站是新一代用于完成网络覆盖的现代化产品。其特点主要是将射频处理单元和传统宏基站基带处理单元分离的同时又通过光纤连接

　　随着通信技术的不断发展，基站产品越来越丰富，而且各有特色。从整体发展来看，分布式基站无疑代表了“下一代基站”的基本走向。分布式基站具有低成本、环境适应性强、工程建设方便的优势，尤其是在未来的3G移动网络中，分布式基站将得到非常广泛的应用。到2015，3种3G制式TD-SCDMA、WCDMA、CDMA2000都有分布式基站产品，而且很多厂商加大对3G分布式基站研发投入的同时，也不断推出2G分布式基站产品，因此分布式基站的应用会越来越广泛。

　　分布式基站结构的核心概念就是把传统宏基站基带处理单元(BBU)和射频处理单元(RRU)分离，二者通过光纤相连。在网络部署时，将基带处理单元与核心网、无线网络控制设备集中在机房内，通过光纤与规划站点上部署的射频拉远单元进行连接，完成网络覆盖，从而降低建设维护成本、提高效率。

　　随着语音业务容量的增加和高速数据业务的开展，为了提供更大的语音容量和更高的数据带宽，大部分传统移动通信运营商面临着在已有2G网络上如何建设3G网络的问题。

　　已有2G网络的基站设备一般不具备直接升级支持3G业务的能力，因此，建设3G网络需要额外增加新的基站设备。如何为这些增加的基站设备选择站址并找到合适的安装空间，就是运营商面临的一个重要问题。对完全没有站址资源的新兴运营商而言，由于要进行全新的站址规划和选择，这个问题则更加突出。

　　据调查，大部分运营商都面临着站址选择困难和机房空间紧张的问题。无论是与其他移动通信系统共站还是新建，在城市里符合要求的可用机房储备都非常有限。如何尽量节省安装空间，灵活地适应各种不同的安装场景，是对3G基站设备提出的重要需求。同时，环保意识逐渐深入人心，人们对电磁辐射的问题越来越重视，寻找天面的工作也越来越困难。

　　因此，如何降低机房和天面要求，减少配套投资将是网络建设中各界关注的焦点。根据中国移动TD-SCDMA一期建网的基站数目和每平方公里基站数来推算，TD要实现良好的网络覆盖，其基站总数将超过2G基站数。不仅数量庞大，还由于共站址等方面的约束，3G站址的选择和获取难度之大超出想象。有关资料显示，中国移动在其TD-SCDMA网络的建设中80%采用了分布式基站，在很大程度上化解了这一尖锐矛盾。

　　从业务发展形式上看，数据业务将是3G的特征业务，而且数据业务占用的带宽是话音业务的几十甚至上百倍。3G为终端用户提供了许多新的业务，包括视频电话、视频流、游戏、MMS、E-mail、Web等，相比室外用户而言，室内静止用户更有可能使用3G丰富多彩的数据业务，这些新业务更容易在室内应用，因此室内热点地区需要的系统容量可能是室外的上百倍。这就要求覆盖方案更加灵活多样，以适应3G业务的发展。对新兴业务，由于发射功率大、网络密度大，运营商利用分布式基站可以为对带宽需求较大的数据业务提供更好的硬件平台。随着中国3G网络建设进入高速发展期，运营商对其网络快速、灵活、低成本部署的要求，也使得移动分布式基站作为一种新的基站模式逐渐成为建网的趋势和主流。

　　现在建设3G网络还有一个制式选择的问题，现在国际主流的3G制式有3种(CDMA2000/WCDMA/TD-SCDMA)，每一种3G制式又有不同的阶段版本(如：CDMA2000的EV-DO Rel.0/Rev.A/Rev.B)。对3G的制式，大部分运营商已经有了明确的选择，但对于3G向未来4G(UMB/LTE/WIMAX)的演进路线以及演进的中间版本(如EV-DO Rev.B)，仍处于观望之中。在这种情况下，运营商投资建设3G网络就需要考虑这个网络将来如何演进的问题，希望一旦确定后续的4G路线，能够以最小的代价把3G网络升级为4G网络，而不用完全重新建设。这就要求现有3G网络的基站设备具备升级支持运营商选定的4G制式的能力，从而可以更好地保护运营商在现有3G网络上的投资。LTE属于后3G的发展演进方向，其成熟还需要一定的时间。在考虑现有网络向LTE演进时，对BBU/RRU的要求主要侧重于对运营商硬件投资的保护，尽可能的做到平台共享，业界的主流方式是通过SDR(软件无线电)技术及通用硬件平台，以在现有2G/3G设备上安装LTE软件模块的方式，平滑演进到LTE。采用分布式基站技术将有利于运营商在移动通信技术演进过程中充分保护已有投资。