原标题：基于Si5341任意频率，任意输出，抖动衰减时钟倍频器的评估板SI5341-D-EVB

　　SI5341-D-EVB，评估板用于评估Si5341任意频率，任意输出，抖动衰减时钟倍频器版本D.器件版本以白色1英寸x 0.187英寸标签与文本SI5341-D区分-EB安装在主板的左下角。 (仅用于订购目的，术语EB和EVB分别指板和套件

　　时钟发生器Si5341实现10G以太网性能，具备行业领先100 fs RMS抖动性能

　　Silicon Labs时钟发生器Si5341将更多功能整合到更小空间内。一家市场领先的企业交换机制造商需要在企业交换机设计上从GbE迁移到10GbE。

　　由于10GbE的抖动要求比GbE更为严格，于是客户在超低抖动的Si5341时钟发生器中进行设计。这台设备可以提供所有的PHY、交换机和CPU时钟，从而在简化设计的同时提供与系统级抖动规格相比有80%的余量。

　　优势：

　　Silicon Labs 的专利技术可以使单个时钟发生器合成时钟的任何组合，从而构成适用于大多数应用的单芯片时钟树。 行业领先的 100 fs RMS 的抖动性能可帮助确保首次通过设计的成功，并尽可能减少高速数据通信系统中的错误率。

　　定时基础知识：

　　•时钟树：设备的组合，包括在系统中生成、分发和合成时钟信号的时钟发生器、振荡器和缓冲器

　　•抖动：时钟信号与其理想值之间的时序偏差

　　•抖动余量(也称作抖动预算)：抖动余量是指实际系统抖动与仍然可以支持特定数据速率的可允许抖动之间的差量。

　　Si5341超低抖动时钟发生器

　　任意频率、任意输出的 Si5391、Si5341 和 Si5340 时钟发生器将宽带 PLL 与专有的 MultiSynth 小数频率合成器技术相结合，提供多功能、超低抖动时钟发生器平台。Silicon Labs 发生器高度灵活的架构能够在高达 12 的差分时钟输出端合成可达 1028 MHz 的整数和非整数相关频率，同时提供低于 100fs 的 RMS 相位抖动性能与 0 ppm 错误。每个时钟输出端的格式和输出电压都可以分配，从而能够将多个时钟 IC 和振荡器合并为单一设备，成为真正的“芯片时钟树”。