南京美乐威电子科技有限公司(“Magewell”)今日宣布将在2017年发布的多款最新USB 3.0视频采集设备中集成莱迪思半导体的ECP现场可编程门阵列(FPGA)系列产品，包括上个月刚发布的USB Capture Plus系列。

新款视频采集产品结合了美乐威深厚的产品设计经验以及各行业的用户反馈。美乐威采用LatticeECP3和ECP5 FPGA实现了更低功耗和更高性能的采集设备。全新的USB Capture Plus系列支持SDI、HDMI或DVI输入，专门针对专业视听和高端游戏市场，基于之前的USB采集产品的功能构建，带有扩展的音频支持还加上信号环路输出，便于在HDMI®和SDI产品上方便地进行监控。

利用LatticeECP3 3G-SERDES和美乐威HDMI IP核，USB Capture HDMI Plus支持297 Mcsc TMDS信号。USB Capture HDMI Plus可识别4K 60fps(4:2:0)或4K 30fps(4:4:4)的HDMI视频信号，采集高达1200p60的视频传输至电脑。通过采用LatticeECP3 3G-SEDRES和美乐威SDI IP核，USB Capture SDI Plus支持SDI视频信号，包括SD、HD、3G (Level A &B)和2K。USB Capture DVI Plus支持输入高达1200p60(WUXGA)，像SDI款那样采集高达1080p60视频传输至电脑。还包括音频输入和输出接口来增强用户功能和简化工作流程。HDMI款有麦克风输入和耳机输出，SDI和DVI型号有Line in和Line out接口。

新款采集设备可在Windows、Mac和Linux操作系统上实现真正即插即用，并支持各类流行的编码、流媒体、实时制作、协作、视频会议和虚拟现实(VR)创作软件。熟悉美乐威Pro Capture系列的用户会很高兴的发现新的USB采集设备提供了许多类似PCIe卡的高级功能，包括EDID编辑、输入信号信息提取、垂直翻转和镜像、用户可升级固件等。(关于美乐威USB Capture Plus系列的更多信息，请参见1月16日发布的新闻稿——美乐威发布新一代USB视频采集设备)。

莱迪思半导体产品市场总监Deepak Boppana表示，“美乐威作为专业视频采集解决方案的领导者和创新者，在行业内拥有良好的口碑。我们很高兴他们选择莱迪思的低功耗、小尺寸和高性能的FPGA用于最新的USB采集设备。”

美乐威首席技术官马飞表示，“为我们的每一个产品选择最优的关键元器件对于维持我们的行业领导地位是至关重要的，这也确保了我们的用户得到他们所需要的丰富的功能。我们很高兴能与莱迪思合作，在我们新的USB采集设备中集成莱迪思的FPGA，这将进一步有助于美乐威成为用户首选的高性价比视频采集产品。”

美乐威在2017年NAB展会上的展位是SU12813(4月24-27日，拉斯维加斯)，届时将展示其全系列产品，包括最新的USB Capture Plus系列。

美乐威创立于 2011 年。公司自成立以来持续关注音视频核心处理技术，秉承“科技创新产品，技术服务客户”的理念，依托强大的科技研发力量，专注于音视频应用领域,先后推出了一系列音视频处理软件与音视频采集卡。

美乐威多画面视频采集软件可广泛应用于教育、医疗、会议等多种领域；多功能演播系统可取代传统的硬件视频切换台，具有应用灵活、成本低廉的特点。大屏显示系统软件可以将多种视频源画面无缝拼接，可广泛应用于监控、指挥调度、展览场馆等领域。

美乐威音视频采集设备具有高画质、高音质、高性能等诸多优点，已经在全球范围内销售，并被广泛用在流媒体、医疗图像、工业摄像、机器视觉、安全检查、大屏显示、高清监控等领域，不断为用户带来全新视频体验，获得了业界的广泛赞誉。

USB Capture Plus Family

USB Capture HDMI Plus

USB Capture HDMI Plus 使用HDMI 1.4 接口， 可以采集PS4、 Xbox One、显卡、高清摄像机（专业摄像机、运动摄像机、监控摄像机、会议摄像机）和其他设备。该设备支持的输入分辨率和帧率最高能达到4960x2160p60（4：2：0），并能自动缩放为1080p60用于录制和推流。

USB Capture SDI Plus

USB Capture SDI Plus可采集各种设备输出的SD/HD/ 3G-A/3G-B/2K SDI信号， 例如高清摄像机（专业摄像机、监控摄像机、会议摄像机）和切换台等。该设备支持的输入分辨率和帧率最高能达到2048*1080，并能将此分辨率传输到电脑里。

U

SB Capture DVI Plus

USB Capture DVI Plus能采集的信号种类是最丰富的。该设备可以采集 DVI、 VGA、 HDMI 和分量信号。如果您有老式视频/游戏设备，比如DVD机、PS3、Xbox 360等，或者您需要采集分辨率多种多样的医疗影像设备，USB Capture DVI Plus将是您理想的选择。

接口和常见方案

USB Capture HDMI Plus和USB Capture SDI Plus都包含一个输入接口和一个环路输出接口。环路输出接口可在推流和录制的同时监看视频画面。这两个设备还包含不同的音频输入接口和输出接口。

依靠硬件处理视频

USB Capture Plus系列提供的视频处理功能包括: 上下变换、帧率控制、亮度/饱和度/对比度/色度调节、去隔行。该系列采集棒内置强大的FPGA芯片，在数据传输到主机之前处理视频，不占用CPU。

USB Capture Utility

USB Capture Utility: 配套软件，让用户在使用该系列采集棒时实现许多高级功能，更好地控制采集棒，例如：分辨率帧率设定、色彩空间转换、垂直/水平翻转、提取HDMI信息、获取EDID信息， 剪裁等。

更好的音质

该采集系列采用专业声卡应用的 ASRC (Asynchronous Sample Rate Converter-异步采样频率转换器)  技术。

莱迪思(Lattice)半导体公司介绍

莱迪思(Lattice)半导体公司提供业界最广范围的现场可编程门阵列（FPGA）、可编程逻辑器件（PLD）及其相关软件，包括现场可编程系统芯片（FPSC）、复杂的可编程逻辑器件（CPLD）,可编程混合信号产品（ispPAC®）和可编程数字互连器件（ispGDX®）。莱迪思还提供业界领先的SERDES产品。 FPGA和PLD是广泛使用的半导体元件，最终用户可以将其配置成特定的逻辑电路，从而缩短设计周期，降低开发成本。我们的最终用户主要是通讯、计算机、工业、汽车、医药、军事及消费品市场的原始设备生产商。

莱迪思带来一揽子最棒的东西，为当今系统设计提供全面的解决方案，包括能提供瞬时上电操作、安全性和节省空间的单芯片解决方案的一系列无可匹敌的非易失可编程器件。

莱迪思半导体公司于1983年在俄勒冈州成立，1985年在特拉华州重组。总部地址为 5555 N.E. Moore Court, Hillsboro, Oregon 97124。此外，莱迪思半导体公司还在Portland, OR、San Jose, CA、Bethlehem, PA、Chicago, IL和上海设有研发中心。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

电源类型

FPGA电源要求输出电压范围从1.2V到5V，输出电流范围从数十毫安到数安培。可用三种电源：低压差(LDO)线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。

如果电路板空间是首要考虑因素，低输出噪声十分重要，或者系统要求对输入电压变化和负载瞬变做出快速响应，则应使用LDO稳压器。LDO功效比较低（因为是线性稳压器），只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容，用来处理系统瞬变，并保持系统稳定性。也可以使用双输出LDO，同时为VCCINT和VCCO供电。

如果在设计中效率至关重要，并且系统要求高输出电流，则开关式稳压器占优势。开关电源的功效比高于LDO，但其开关电路会增加输出噪声。与LDO不同，开关式稳压器需利用电感来实现DC-DC转换。

要求

为确保正确上电，内核电压VCCINT的缓升时间必须在制造商规定的范围内。对于一些FPGA，由于VCCINT会在晶体管阈值导通前停留更多时间，因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流，则较长的上电缓升时间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动，缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内。

许多FPGA没有时序控制要求，因此VCCINT、VCCO和VCCAUX可以同时上电。如果这一点无法实现，上电电流可以稍高。时序要求依具体FPGA而异。对于一些FPGA，必须同时给VCCINT和VCCO供电。对于另一些FPGA，这些电源可按任何顺序接通。多数情况下，先给VCCINT后给VCCO供电是一种较好的做法。

当VCCINT在0.6V至0.8V范围内时，某些FPGA系列会产生上电涌入电流。在此期间，电源转换器持续供电。这种应用中，因为器件需通过降低输出电压来限制电流，所以不推荐使用返送电流限制。但在限流电源解决方案中，一旦限流电源所供电的电路电流超过设定的额定电流，电源就会将该电流限制在额定值以下。

配电结构

对于高速、高密度FPGA器件，保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性。如果去耦不充分，逻辑转换将会影响电源和地电压，导致器件工作不正常。此外，采用分布式电源结构也是一种主要解决方案，给FPGA供电时可以将电源电压偏移降至最低。

在传统电源结构中，AC/DC或DC/DC转换器位于一个地方，并提供多 个输出电压，在整个系统内分配。这种设计称为集中式电源结构(CPA)，见左图。以高电流分配低电压时，铜线或PCB轨道会产生严重的电阻损耗，CPA就会发生问题。

CPA的替代方案是分布式电源结构(DPA)，见左图。采用DPA时，整个系统内仅分配一个半稳压的DC电压，各DC/DC转换器（线性或开关式）与各负载相邻。DPA中，DC/DC转换器与负载（例如FPGA）之间的距离近得多，因而线路电阻和配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点(POL)。

芯片结构

主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主 要由7部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

每个模块的功能如下：

1． 可编程输入输出单元（IOB）

可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。

外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA 内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（Hold Time）的要求可以降低，通常默认为0。

为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有 一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。

2． 可配置逻辑块（CLB）

CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的Slice和附加逻辑构成，如图1-3所示。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。

Slice是Xilinx公司定义的基本逻辑单位，其内部结构如图1-4所示，一个Slice由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门（XORG）和一个专用与门（MULTAND），一个异或门可以使一个Slice实现 2bit全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号和函数复用器（MUXC）组成，用于实现快速的算术加减法操作；4输入函数发生 器用于实现4输入LUT、分布式RAM或16比特移位寄存器（Virtex-5系列芯片的Slice中的两个输入函数为6输入，可以实现6输入LUT或 64比特移位寄存器）；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。

3． 数字时钟管理模块（DCM）

业内大多数FPGA均提供数字时钟管理（Xilinx的全部FPGA均具有这种特性）。Xilinx推出最先进的FPGA提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。

4．嵌入式块RAM（BRAM）

大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器 （CAM）以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。除了块RAM，还可以将 FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。

单片块RAM的容量为18k比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽和深度，但要满足两个原则：首先，修改后的容量（位宽 深度）不能大于18k比特；其次，位宽最大不能超过36比特。当然，可以将多片块RAM级联起来形成更大的RAM，此时只受限于芯片内块RAM的数量，而不再受上面两条原则约束。

5． 丰富的布线资源

布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第二类是长线资源，用以完成芯片 Bank间的高速信号和第二全局时钟信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。

在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法和设计的结果有密切、直接的关系。

6． 底层内嵌功能单元

内嵌功能模块主要指DLL（Delay Locked Loop）、PLL（Phase Locked Loop）、DSP和CPU等软处理核（SoftCore）。越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。

DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。Xilinx公司生产的芯片上集成了 DLL，Altera公司的芯片集成了PLL，Lattice公司的新型芯片上同时集成了PLL和DLL。PLL 和DLL可以通过IP核生成的工具方便地进行管理和配置

7. 内嵌专用硬核

内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（Hard Core），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如：为了提高FPGA的乘法速度，主流的FPGA 中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收发速度。

Xilinx公司的高端产品不仅集成了Power PC系列CPU，还内嵌了DSP Core模块，其相应的系统级设计工具是EDK和Platform Studio，并依此提出了片上系统（System on Chip）的概念。通过PowerPC、Microblaze、Picoblaze等平台，能够开发标准的DSP处理器及其相关应用，达到SOC的开发目的。

基本特点

1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I/O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

现场可编程门阵列 

随着计算机技术和电子技术的发展， 现代医学仪器已经向着智能化、小型化、多功能化方向发展， 在仪器设计中数字化程度越来越高， 用到的ASIC数量和规模越来越大。 由于现场可编程逻辑器件的出现，ASIC的设计与制造，已不再完全由半导体商家独立承担，设计者在实验室里也可以自己设计出合适的ASIC芯片，并且立即进行实际应用，现在应用最广的主要是现场可编程门阵列。现场可编程门阵列器件是一种新型的高密度可编程逻辑器件，采用CMOS-SRAM工艺制造。 现场可编程门阵列是新一代的数字逻辑器件， 它们的规模比较大， 适合于时序、组合等逻辑电路应用场合， 它可替代几十甚至上百片通用中等规模以上的 WI 芯片。它不仅具有很高的速度和可靠性，而且具有用户可重复定义的逻辑功能，即具有可重复编程的特点。因此，现场可编程门阵列使数字电路系统的设计非常灵活， 并且显著缩短了系统研制的周期，缩小了数字电路系统的体积和所用芯片的种类。 在生物医学工程领域，得益于现场可编程门阵列的发展，现代医学仪器设计用现场可编程门阵列取代中小规模芯片做逻辑控制， 在医学信号采集与处理、图像获取与处理、便携式医学仪器设计等方面得到了应用。

现场可编程门阵列的基本结构和工作原理

现场可编程门阵列是一种程序驱动逻辑器件， 就像一个微处理器， 其控制程序存储在内存中， 加电后，程序自动装载到芯片执行。 现场可编程门阵列一般由2 个可编程模块和存储SRAM构成。CLB是可编程逻辑块，是现场可编程门阵列的核心组成部分， 是实现逻辑功能的基本单元， 主要由逻辑函数发生器、触发器、数据选择器等数字逻辑电路构成[1]  。

　　IOB 是输入输出模块， 它提供了芯片引脚和内部逻辑阵列之间的连接， 主要包括输入触发器、输入缓冲器、输出触发 . 锁存器和输出缓冲器，每一个IOB控制一个引脚， 可独立编程为输入、输出和双向I/O， 非常灵活，而且兼容 CMOS和TTL两种电平。

　　IR是可编程互联资源，包括各种金属线和可编程连接开关，其主要任务是将各个CLB之间和IOB之间互相连接起来， 构成各种功能复杂的系统， 共有 2 种类型：①直接连接线，这种连接线延时最少， 但仅限于相邻的CLB、IOB 之间选用。 ②通用内部连接线，这是最灵活的连接方式， 可以连接任意两点， 是最常用的方式。 ③长线，这种方式是以最小延时做远距离连接，是最贵的资源，实际使用时须做合理的运用 。

　　现场可编程门阵列的内部存储单元 SRAM（ 静态存储器）是专门设计的， 具有可靠性高、抗干扰能力强、保密性好等优点， 器件在出厂时都由厂家进行安全可靠性测试，保证在最不利的情况下也能保证安全性， 不至于发生软错误， 因此基于现场可编程门阵列设计的系统具有高度可靠性。

　　基于现场可编程门阵列的系统设计不同于传统的设计方法， 是一种自上而下的设计， 从系统设计总体要求出发， 逐步将设计内容细化， 最后完成系统的整体设计，这种设计使得电路设计更趋于合理， 显著缩短了设计周期， 降低费用， 降低了硬件电路设计的难度。

　　现场可编程门阵列是用软件来实现硬件电路的功能， 通过设计软件就可以得到想要的硬件电路功能， 而要修改硬件设计时只要重新修改软件就可以了，时下各大现场可编程门阵列厂家都提供了功能强大的现场可编程门阵列开发软件包， 对于一般的电路， 完全不需要人工干预就可以自动完成， 而采用人工干预，则可以实现特殊功能需求的设计。