50 多年来，混合电路和模块技术一直在发展，现在，模块采用了 COTS(商用现成有售) 形式，为缩短设计周期、减轻过时淘汰问题以及应对 SWaP (尺寸、重量和功率) 挑战做出了重大贡献。我们来回顾一下这种技术的发展历史，探索一些对航空航天和国防行业而言非常重要的因素。

早期的混合电路

上世纪 50 年代后期，运用分立式晶体管的计算领域取得了巨大进步，但是电路板变得日益复杂了，有时有数千个互连的晶体管、二极管、电阻器和电容器。因此，需要一种解决方案来提高密度和可靠性。政府机构为尝试各种混合电路理念提供了资助。

1958 年，美国资助的 RCA 公司提出了“微型模块”概念。这种概念采取的方法是使用从外部配置、统一大小的立方体，以便这些立方体能够相互固定在一起。在内部，各种分立式组件的小芯片垂直叠置，在其边沿处互连。从体积上看，组件密度提高了两倍多，可靠性则提高了6 倍，在接下来的几年中又进一步投资。在 1962 年，一个10 组件模块的价格为 52 美元，大约是常规分立式 PCB(印制电路板)解决方案价钱的 2.5 倍。

尽管价格很高，但是 RCA 的微型模块非常成功，不过生命很短，集成电路 (IC) 的诞生无疑促成了这种模块让位。早期 IC 的价格是混合式解决方案的 9 倍，这些 IC 常常是政府资助项目的受益者，1962 年的一个著名项目是雷神 (Raytheon)公司为美国航空航天局 (NASA) 建造的“阿波罗制导计算机 (ApolloGuidance Computer)”。

随着 IC 的迅速发展，人们不久就认识到 IC 相对于混合电路和模块的优势。从这方面来看，混合电路技术依然存在似乎令人惊讶。不过，政府常常有更广泛的考虑，包括相对于创新和复杂运行要求，考虑产品稳定性和长期可用性、可靠性、实用性等。这些因素与混合电路和模块的特定技术优势相结合，无疑是混合电路技术在过去 50 年得到持续使用的原因之一。

集成

在本文涵盖的这段时间，ASIC技术带来了行业革命。最初，数百个门的门阵列为政府提供了一条提高数字化集成度的途径，随着门密度的迅速提高和开发工具的改进，混合电路的日子似乎屈指可数了。

上世纪 80年代后期，防务设备设计师认识到了数字 ASIC 的成功性，尝试将相同的方法应用到混合信号电路。他们的动机主要由小型化需求主导，因为防务需要越来越复杂的系统，那时这样的系统预算很大。但是，调整为客户使用而完全定制的设计工具很难，模拟设计也很复杂，这种困难和复杂性意味着，对于实际上完全定制的设计而言，混合信号 ASIC 仍然会非常密集地耗费资源，而且高度依赖半导体制造商的设计团队。

尽管模拟 ASIC 设计工具和技术已经取得了巨大进步，但是真实世界的模拟问题范围宽广，仍然难以用现成有售的半定制电路一一解决。因此，当现成有售的产品发挥不了作用时，混合电路为将各种采用不同工艺技术制造的高性能模拟和信号链路功能集成到单个封装中提供了一条途径。

性能

防务和航空航天系统一般是以模块化子系统为基础设计的。例如，现场可更换单元 (LRU) 简化了服务和运行支持。LRU 互连依靠 MILSTD-1553总线接口等标准。用混合电路、模块、ASIC 宏或在标准格式的电路板上实现这些功能已经成为首选方法，实际上，它们就是专用标准产品 (ASSP) 和基本构件。

这凸显出两个重要因素。首先，无谓的重新发明是没有什么可取之处的，而且让设计师专注于系统的核心知识产权才是更有效的用人方式。其次，按照如今的标准，防务和航空航天业是半导体的小用户，与开发单片IC 级 ASSP 相比，开发模块或电路板级解决方案是更加现实的主张。

传统上，电源模块的性能要求也很好地与混合模块技术保持了一致，这种技术所使用的密封金属罐封装满足高温、高可靠性防务应用的功率密度 和 热 量 管 理 需求。随着大型 FPGA和微处理器的电源要求越来越高，对更高效的电源架构和负载点 (POL) 调节的追求已经导致出现了新的模块解决方案。

长久以来，雷达等应用也一直依靠混合电路和模块实现 RF 和微波解决方案。只是近年来，才出现了开始满足这类需求的单片 IC 产品，但是现在，新式高度平行的相控阵雷达再次将注意力集中到模块解决方案上。

安全性

产品过时淘汰对防务业而言是个非常严重的问题。30 到 50 年的项目寿命很常见，因此防务和航空航天设备供应商不断寻求降低风险的方式。混合电路和模块一直是一种尝试隔离国防行业与半导体行业快速变化的方法。存储器模块是一个引起兴趣的特定领域，因为 DRAM 和 SRAM 技术的寿命尤其短。可以保持标准外形尺寸和引脚布局的概念，同时可以更新模块内的存储器芯片。这件事写起来比实际做起来容易得多，部分是因为，在存取时间、架构和电源电压方面不断取得进展。另一方面，如果空间允许，使用标准格式的嵌入式处理器板卡可提供一种更高级的方法。不过标准外形尺寸的概念是很多过时淘汰管理战略的核心，无疑也是影响混合电路和模块解决方案寿命长短的一个主要因素。

混合电路和模块也有优势，因为全定制模块可用来隐藏与硬件设计有关的宝贵的知识产权，使逆向工程更加难以实现。仅查看封装上的器件数量不足以对硬件设计解码。此外，有些半导体芯片也不容易在公开市场上买到。

从全定制到今天的COTS

之前关于在防务系统中继续使用混合电路和模块的观点仍然有效。不过，重要的是要认识到，防务设备制造商面临的商用压力比以往任何时候都大，尤其是成本和上市时间。

全定制混合设计价钱昂贵，要用相对较长的时间开发。可替代的单片IC 解决方案正在逐年增多。尽管大型国防公司仍然开发新的混合设计，但是随着产量下降，可察觉到出现了制造外包趋势。

COTS 模块的情形则完全不同。在技术和商用因素的驱动下，基于模块的解决方案出现了明显的势头。开关电源和信号链路是尤其适合用模块实现的两类应用，因为高效率设计需要专门知识，这在今天的防务设计团队中是稀缺品。

μModule®产品

μModule 产品是如今的 COTS模块的一个例子， 2005 年推出，首批产品中有一个完整的12A DC/DC 稳压器，采用 15 mm2表面贴装封装(图1)。

图1 LTM4601AHV 12 A μModule DC/DC 稳压器

接下来，我们开发了一个完整的μModule 产品系列，包括多种电源、接口和信号链路产品，例如最近推出的 LTM9100 (图2) 和 ADAQ7980(图3)。

图2 具遥测功能的高压隔离式开关控制器 LTM9100

图3 16 位 1Msps 数据采集子系统 ADAQ7980

COTS 模块封装类型

与 表 面 贴 装 I C 类 似 ， 每 个μModule 稳压器都包括一个完整的系统级封装解决方案，可简化设计并最大限度减少外部组件。从内部看，布局和设计都为提高电气性能和热效率进行了优化。这些μModule 产品按照业界高标准开发，提供出色的可靠性，并接近标准 IC。提供具金涂层焊盘的 LGA (焊盘网格阵列) 封装和具 SAC305 或 SnPb 焊料的 BGA (球珊阵列) 封装，且有各种温度级版本。

图4 采用 LGA (左) 和 BGA (右) 封装的两种 μModule 稳压器

如 果 需 要 ， 防务 温 度 级 版 本μModule 产品在 -55 ℃ 和 +125 ℃ 时通过 100% 的电气测试，可提供有保证的数据表性能。

结论

50 年前，混合电路和模块是电子电路小型化和改进电子电路可靠性的首选技术。随着半导体行业日益商品化，产品生命周期与国防行业设备生命周期差异越来越大，混合电路和模块在减轻过时淘汰问题方面找到了新的用武之地。尽管 ASIC 成为数字电子电路集成的首选方法，但混合模块可以在解决模拟难题这一小型专业化市场发挥作用。

同时，COTS 模块以专用标准产品 (Application Specific StandardProducts) 形式出现了，尤其是针对电源、处理器、信号链路和接口的模块。随着防务设备提供商争取新的竞争优势、认识到让稀缺设计资源集中于增强核心能力的重要性，这些专用标准产品也得到了广泛采用。

如今，国防预算压力和更短的设计周期可能使完全定制的混合电路日益成为一种遗留解决方案，但是毫无疑问，COTS 模块越来越成为防务和航空航天行业的首选技术。

ASIC(一种为专门目的而设计的集成电路)

目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

定制

ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。

FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。

设计

ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。这也是近几十年来科学技术，尤其是电子信息技术发展的结果。从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计(ICCAD)、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可编程器阶段。集成电路制作在只有几百微米厚的原形硅片上，每个硅片可以容纳数百甚至成千上万个管芯。集成电路中的晶体管和连线视其复杂程度可以由许多层构成，目前最复杂的工艺大约由6层位于硅片内部的扩散层或离子注入层，以及6层位于硅片表面的连线层组成。就设计方法而言，设计集成电路的方法可以分为全定制、半定制和可编程IC设计三种方式。

全定制设计

全定制ASIC是利用集成电路的最基本设计方法(不使用现有库单元)，对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性(如线性度、对称性、电流容量、耐压等)有特殊要求的场合;或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。

由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。全定制设计要求：全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成;常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计;布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。

半定制设计方法

半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。

基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(CellbasedIC)。

基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。半定制相比于全定制，可以缩短开发周期，降低开发成本和风险。

1.基于标准单元的设计方法

该方法采用预先设计好的称为标准单元的逻辑单元，如门电路、多路开关、触发器、时钟发生器等，将它们按照某种特定的规则排列成阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。

单元库中所有的标准单元均采用定制方法预先设计，如同搭积木或砌墙一样拼接起来，通常按照等高不等宽的原则排列，留出宽度可调的布线通道。CBIC的主要优、缺点：※用预先设计、预先测试、预定特性的标准单元库，省时、省钱、少风险地完成ASIC设计任务。※设计人员只需确定标准单元的布局以及CBIC中的互连。※标准单元可以置放于芯片的任何位置。※所有掩膜层是定制的;※可内嵌定制的功能单元;※制造周期较短，开发成本不是太高。※需要花钱购买或自己设计标准单元库;※要花较多的时间进行掩膜层的互连设计。

2.基于门阵列的ASIC门阵列

是将晶体管作为最小单元重复排列组成基本阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。用门阵列设计的ASIC中，只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列MGA(maskedgatearray)。门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。门阵列主要适合于开发周期短，低开发成本的小批量数字电路设计。

可编程器件的ASIC设计

可编程ASIC是专用集成电路发展的另一个有特色的分支，它主要利用可编程的集成电路如PROM,GAL,PLD,CPLD,FPGA等可编程电路或逻辑阵列编程，得到ASIC。其主要特点是直接提供软件设计编程，完成ASIC电路功能，不需要再通过集成电路工艺线加工。

可编程器件的ASIC设计种类较多，可以适应不同的需求。其中的PLD和FPGA是用得比较普遍得可编程器件。适合于短开发周期，有一定复杂性和电路规模的数字电路设计。尤其适合于从事电子系统设计的工程人员利用EDA工具进行ASIC设计。

成本评述

ASIC设计需要根据电路功能和性能要求，选择电路形式、器件结构、工艺方案和设计规则，尽量减小芯片面积、降低设计成本、缩短设计周期，最终设计出正确、合理的掩膜版图，通过制版和工艺流片得到所需的集成电路。

从经济学的角度看，ASIC的设计要求是在尽可能短的设计周期内，以最低的设计成本获得成功的ASIC产品。但是，由于ASIC的设计方法不同，其设计成本也不同。

全定制设计周期最长，设计成本贵，设计费用最高，适合于批量很大或者对产品成本不计较的场合。

半定制的设计成本低于全定制，但高于可编程ASIC，适合于有较大批量的ASIC设计。

用FPGA设计ASIC的设计成本最低，但芯片价格最高，适合于小批量ASIC产品。

现在的大部分ASIC设计都是以半定制和FPGA形式完成的。半定制和FPGA可编程ASIC设计的元件成本比较：CBIC元件成本IC价格的2-5倍。但是半定制ASIC必须以数量取胜，否者，其设计成本要远远大于FPGA的设计成本。ASIC设计生产不单单要考虑元件成本，ASIC元件的批量大小、生产周期的长短，产品利润、产品寿命等等因素，也是决定采取哪种设计方法、生产工艺和成本限制的重要因素。