74LS173：TTL版74HC173，4位并行输入带使能详解

一、引言

在数字电路领域，寄存器作为数据存储和传输的关键元件，扮演着至关重要的角色。74LS173作为一款经典的TTL（晶体管 - 晶体管逻辑）型4位并行输入寄存器，凭借其独特的性能和功能，在众多电子设备中得到了广泛应用。它不仅继承了TTL电路高速、抗干扰能力强的优点，还具备三态输出和使能控制等特性，能够灵活地与数据总线进行连接和交互。本文将深入剖析74LS173的内部结构、工作原理、引脚功能、应用场景以及与其他相关器件的对比，为电子工程师和爱好者提供全面而详细的参考。

二、74LS173的基本概述

74LS173是一款四位TTL型集成数码寄存器，属于74系列逻辑芯片家族。TTL电路以其高速、可靠和抗干扰能力强等特点，在早期的数字电路设计中占据主导地位。74LS173作为TTL电路的典型代表，采用了先进的制造工艺和设计理念，能够在各种复杂的电子环境中稳定工作。

该器件的主要功能是将并行输入的数据进行存储，并在适当的时钟信号和控制信号作用下，将存储的数据输出到数据总线上。它具有三态输出功能，这使得它能够方便地与多条数据总线进行连接，而不会产生总线冲突。同时，74LS173还具备使能控制功能，通过控制使能端的状态，可以灵活地控制数据的输入和输出，提高了电路的灵活性和可控性。

三、74LS173的内部结构与工作原理

内部结构

74LS173的内部主要由四路边沿触发的D型触发器构成。每个D型触发器都具有独立的输入端（D）、时钟端（CP）、复位端（R）和输出端（Q）。这些触发器通过内部的逻辑电路连接在一起，形成了一个完整的4位寄存器。

除了D型触发器外，74LS173内部还包含数据选通控制电路、三态输出控制电路和异步复位电路。数据选通控制电路用于控制数据是否能够进入触发器进行存储；三态输出控制电路用于控制输出端的状态，使其能够在正常逻辑状态和高阻态之间切换；异步复位电路则用于在需要时立即清零所有触发器的状态。

工作原理

74LS173的工作原理基于D型触发器的边沿触发特性。当数据选通端（E1、E2）均为低电平时，输入端D0 - D3的数据在时钟上升沿的作用下被载入寄存器。具体来说，在时钟信号的上升沿到来之前，输入数据必须保持稳定，以满足触发器的建立时间和保持时间要求。当时钟上升沿到来时，触发器将输入数据锁存，并在输出端Q0 - Q3上呈现出相应的逻辑状态。

如果数据选通端中有一个或两个为高电平，则在时钟上升沿到来时，寄存器将保持原来的数据不变，即不进行数据更新。这种特性使得74LS173能够在需要时保持数据的稳定，避免因时钟信号的干扰而导致数据错误。

74LS173还配备了异步主复位端（MR），当MR为高电平时，无论时钟信号和数据选通端的状态如何，所有四个触发器都将被立即清零，输出端Q0 - Q3呈现低电平。这种异步复位功能使得电路能够在需要时快速恢复到初始状态，提高了系统的可靠性和可维护性。

三态输出功能是74LS173的另一个重要特性。它通过双使能逻辑（OE1、OE2）控制输出端的状态。当OE1和OE2均为低电平时，输出端为正常逻辑状态，可以驱动数据总线或负载；当OE1或OE2中有一个为高电平时，输出端进入高阻态，此时输出端既不输出高电平也不输出低电平，相当于与数据总线断开连接。这种特性使得多个74LS173可以共享同一条数据总线，而不会产生总线冲突。

四、74LS173的引脚功能详解

电源引脚

VCC：电源正极引脚，通常接+5V电源，为芯片提供工作所需的电能。
GND：电源地引脚，与电源负极相连，为芯片提供稳定的参考电位。

数据输入引脚

D0 - D3：并行数据输入引脚，用于接收外部输入的4位二进制数据。这些数据在数据选通端有效且时钟上升沿到来时被载入寄存器。

时钟引脚

CP：时钟脉冲输入引脚，上升沿有效。当时钟信号从低电平跳变到高电平时，如果数据选通端满足条件，输入数据将被载入寄存器。

数据选通引脚

E1、E2：数据选通输入引脚，低电平有效。当E1和E2均为低电平时，允许数据在时钟上升沿载入寄存器；当E1或E2中有一个为高电平时，禁止数据载入，寄存器保持原来的数据不变。

三态输出使能引脚

OE1、OE2：三态输出使能引脚，低电平有效。当OE1和OE2均为低电平时，输出端为正常逻辑状态，可以驱动数据总线或负载；当OE1或OE2中有一个为高电平时，输出端进入高阻态。

数据输出引脚

Q0 - Q3：并行数据输出引脚，用于输出寄存器中存储的4位二进制数据。输出状态受三态输出使能引脚的控制。

异步复位引脚

MR：异步主复位引脚，高电平有效。当MR为高电平时，无论其他引脚的状态如何，所有四个触发器都将被立即清零，输出端Q0 - Q3呈现低电平。

五、74LS173的电气特性与参数

电源电压范围

74LS173的电源电压范围通常为4.75V - 5.25V，典型值为5V。在这个电压范围内，芯片能够正常工作，保证其电气性能的稳定性。

输入输出电平

74LS173采用TTL电平标准。输入高电平（VIH）的最小值为2V，输入低电平（VIL）的最大值为0.8V；输出高电平（VOH）的最小值为2.4V（在输出电流为 - 400μA时），输出低电平（VOL）的最大值为0.4V（在输出电流为16mA时）。

传输延迟时间

传输延迟时间是衡量芯片性能的重要指标之一。74LS173的典型传输延迟时间（tPLH和tPHL）在6ns - 17ns之间，具体数值取决于芯片的工作条件和负载情况。较短的传输延迟时间使得74LS173能够在高速数字电路中快速传输数据，满足实时性要求较高的应用场景。

最大时钟频率

74LS173的最大时钟频率（fmax）可达几十兆赫兹（MHz），具体数值取决于芯片的型号和工作条件。较高的最大时钟频率使得芯片能够处理高速的数据流，适用于对数据传输速率要求较高的场合。

驱动能力

74LS173的输出端具有较强的驱动能力，能够驱动多个LSTTL负载。每个输出端在输出高电平时的驱动电流可达 - 400μA，在输出低电平时的驱动电流可达16mA。这种较强的驱动能力使得芯片能够直接与数据总线或其他负载连接，而无需额外的缓冲电路。

六、74LS173的应用场景与实例

数据缓冲与存储

在数字系统中，数据缓冲与存储是一个常见的需求。74LS173可以作为数据缓冲器，将输入的数据暂时存储起来，然后在适当的时机输出到数据总线上。例如，在一个微处理器系统中，当微处理器需要从外部设备读取数据时，可以先将外部设备输出的数据存储在74LS173中，然后再由微处理器从74LS173中读取数据。这样可以避免因微处理器和外部设备速度不匹配而导致的数据丢失或错误。

数据总线驱动

由于74LS173具有三态输出功能，因此它可以作为数据总线驱动器，实现多个设备共享同一条数据总线。例如，在一个多处理器系统中，多个处理器可以通过74LS173连接到同一条数据总线上。当某个处理器需要向数据总线上输出数据时，通过控制其对应的74LS173的三态输出使能端，使该74LS173的输出端为正常逻辑状态，而其他处理器的74LS173的输出端为高阻态，从而避免总线冲突。

计数器与移位寄存器的组成部分

74LS173还可以作为计数器或移位寄存器的组成部分，用于实现数据的计数或移位功能。例如，在一个4位二进制计数器中，可以使用多个74LS173级联起来，通过控制时钟信号和数据选通信号，实现计数器的递增或递减功能。在移位寄存器中，74LS173可以用于存储移位的数据，并通过控制时钟信号和移位控制信号，实现数据的左移或右移。

实际应用电路示例

下面以一个简单的数据存储与读取电路为例，介绍74LS173的实际应用。该电路由两个74LS173（U1和U2）组成，用于存储和读取两个4位数据。

电路连接如下：
将U1和U2的异步复位端MR直接接低电平，使芯片在任何时候都不进行异步复位。
将U1和U2的E2、OE2接地，只使用E1用于输入数据选通控制，OE1用于输出选通控制。
输入数据线D0 - D3连接到两个4位数据源，分别提供数据a和数据b。
时钟信号CP连接到两个74LS173的时钟输入端。
输出数据线连接到数据总线或其他负载。

工作过程如下：
当输入数据线出现数据a时，将输入选通线（E1）置低电平，在时钟脉冲的作用下，数据a被写入寄存器U1。
当输入数据线出现数据b时，将输入选通线（E1）置高电平，在时钟脉冲的作用下，数据b被写入寄存器U2。
当要读取U1中的数据时，将输出选通线（OE1）置低电平，U1的输出端为正常逻辑状态，数据a被输出到数据总线上；同时，将U2的输出选通线（OE1）置高电平，U2的输出端为高阻态，不影响数据总线的状态。
当要读取U2中的数据时，将输出选通线（OE1）置高电平，U1的输出端为高阻态；将U2的输出选通线（OE1）置低电平，U2的输出端为正常逻辑状态，数据b被输出到数据总线上。

七、74LS173与74HC173的对比

电路类型与工艺

74LS173属于TTL（晶体管 - 晶体管逻辑）电路，采用双极型晶体管制造工艺；而74HC173属于CMOS（互补金属氧化物半导体）电路，采用MOS管制造工艺。TTL电路具有高速、抗干扰能力强的特点，但功耗较大；CMOS电路具有低功耗、高集成度的特点，但速度相对较慢。不过，随着技术的不断发展，74HC173的速度已经得到了很大提升，能够满足大多数高速应用的需求。

电平标准

74LS173采用TTL电平标准，输入高电平（VIH）的最小值为2V，输入低电平（VIL）的最大值为0.8V；输出高电平（VOH）的最小值为2.4V（在输出电流为 - 400μA时），输出低电平（VOL）的最大值为0.4V（在输出电流为16mA时）。74HC173采用CMOS电平标准，输入高电平（VIH）的最小值为0.7倍电源电压（VCC），输入低电平（VIL）的最大值为0.3倍电源电压（VCC）；输出高电平（VOH）接近电源电压（VCC），输出低电平（VOL）接近地电位（GND）。由于电平标准的不同，74LS173和74HC173在与其他电路连接时需要注意电平匹配问题。

输入特性

74LS173的输入内部有上拉电阻，当输入开路时，输入端为高电平；而74HC173的输入电阻很高，输入开路时电平不定，因此在使用74HC173时，通常需要加上拉或下拉电阻来确定输入端无效时的电平。

输出特性

74LS173的输出下拉能力强而上拉能力弱，在输出低电平时能够提供较大的驱动电流；而74HC173的输出上拉和下拉能力相同，输出高电平和低电平时的驱动电流相对较小。不过，74HC173的输出端可以驱动多个LSTTL负载，满足一般应用的需求。

抗静电能力

74HC173作为CMOS器件，抗静电能力相对较差，在使用过程中需要注意防止静电损坏芯片；而74LS173作为TTL器件，抗静电能力较强，对静电的敏感度较低。

八、74LS173的选型与采购注意事项

选型注意事项

根据应用场景选择合适的型号：不同的应用场景对74LS173的性能和功能有不同的要求。例如，在高速数字电路中，需要选择传输延迟时间短、最大时钟频率高的型号；在对功耗要求较高的场合，可以考虑选择具有低功耗特性的型号。
注意电气特性参数：在选型时，需要仔细查看芯片的电气特性参数，如电源电压范围、输入输出电平、传输延迟时间、最大时钟频率、驱动能力等，确保芯片能够满足系统的设计要求。
考虑封装形式：74LS173有多种封装形式，如DIP（双列直插式封装）、SOIC（小外形集成电路封装）、TSSOP（薄型小外形封装）等。在选择封装形式时，需要根据实际的电路板布局和焊接工艺要求进行选择。

采购注意事项

选择正规供应商：为了保证芯片的质量和可靠性，建议选择正规的电子元器件供应商进行采购。正规的供应商通常具有完善的质量管理体系和售后服务，能够提供质量可靠的产品和技术支持。
查看产品认证：在采购时，需要查看芯片是否具有相关的产品认证，如RoHS认证、CE认证等。这些认证能够保证芯片符合环保和安全标准，减少对环境和人体的危害。
注意价格与交货期：在采购时，需要综合考虑芯片的价格和交货期。不同的供应商价格和交货期可能会有所不同，需要根据项目的进度和预算要求进行选择。同时，要注意避免购买到假冒伪劣产品，以免影响系统的正常运行。

九、结论

74LS173作为一款经典的TTL型4位并行输入寄存器，凭借其高速、可靠、抗干扰能力强等优点，在数字电路领域得到了广泛应用。本文详细介绍了74LS173的内部结构、工作原理、引脚功能、电气特性、应用场景以及与74HC173的对比等方面的内容，为电子工程师和爱好者提供了全面而深入的参考。

在实际应用中，需要根据具体的应用场景和设计要求，合理选择74LS173的型号和封装形式，并注意其电气特性参数和采购注意事项。同时，随着数字技术的不断发展，新的寄存器芯片不断涌现，电子工程师和爱好者需要不断学习和掌握新的知识和技能，以适应不断变化的市场需求。

74LS173采购上拍明芯城www.iczoom.com 拍明芯城提供型号查询、品牌、价格参考、国产替代、供应商厂家、封装、规格参数、数据手册等采购信息查询PDF数据手册中文资料_引脚图及功能