TPS61023DRLR芯片引脚功能与系统级应用超详细深度解析

引脚概述与封装信息

TPS61023DRLR芯片是德州仪器（Texas Instruments）推出的一款高效能、小型化的同步升压型DC-DC转换器，专为使用单节碱性电池、镍氢电池、锂离子电池，或超级电容器供电的便携式电子设备和智能设备设计。其核心优势在于具备0.5V的超低启动输入电压能力，这使其能够在电池深度放电的情况下仍能稳定工作，极大地延长了设备的使用时间。型号中的DRL代表其采用了SOT-563封装，这是一种六引脚的极小尺寸封装，面积仅为1.2mm x 1.6mm，充分体现了现代电源管理芯片对尺寸和集成度的高要求。这六个引脚构成了芯片与外部电路进行能量交换、控制交互和反馈监测的全部接口，每一个引脚都承载着关键的电子功能。虽然引脚数量少，但它们与芯片内部复杂的控制逻辑、功率级开关、以及精密基准电压源紧密相连，共同实现了从低输入电压到稳定高输出电压的高效转换。

一、FB引脚：输出电压的精密反馈与调节机制深度探讨

FB (Feedback) 引脚，作为TPS61023DRLR芯片的第一个关键引脚，其作用是提供输出电压（VOUT）的采样信号，用于芯片内部的脉宽调制（PWM）控制器或省电模式（PFM）控制器进行闭环调节。这个引脚的电压是决定最终输出电压高低的核心参数，因此它是一个至关重要的模拟输入端。

1. FB引脚的基础功能与设计原理

在升压型DC-DC转换器的设计中，为了实现可调输出电压，FB引脚必须连接到一个由两个精密电阻组成的分压网络，该网络的一端连接到芯片的输出电压VOUT，另一端连接到PGND（功率地），FB引脚则连接在分压电阻的中心点。该分压网络的作用是将较高的输出电压VOUT按比例衰减，使其电压值恰好等于芯片内部设定的参考电压（VREF）。TPS61023芯片的内部参考电压典型值约为595mV（毫伏）。

当输出电压VOUT发生波动时，FB引脚上的电压也会随之变化。芯片内部的误差放大器会持续监测FB引脚电压与$V_{REF}$之间的差异。如果FB电压高于$V_{REF}$，表明输出电压过高，误差放大器会输出信号给PWM控制器，减小功率开关管的导通时间（减小占空比），从而降低输出电压。反之，如果FB电压低于VREF，表明输出电压过低，控制器会增加占空比，以提升输出电压。通过这种动态、实时的负反馈机制，芯片能够将VOUT稳定地锁定在目标值，即使在输入电压或负载电流发生大幅度变化时也能保持极高的输出精度。

2. 输出电压的计算公式与电阻选择的考量

TPS61023芯片的输出电压VOUT由以下基本公式决定：

VOUT=VREF×(1+RBOTRTOP)

其中，VREF 是芯片内部的基准电压（典型值0.595V），RTOP 是分压网络中连接VOUT和FB引脚的上分压电阻，RBOT 是连接FB引脚和地（PGND）的下分压电阻。

在实际设计中，选择分压电阻$R_{TOP}和R_{BOT}$时，不仅需要满足上述电压比率，还需要考虑以下几个关键因素：

• 反馈电阻的绝对值： 建议$R_{BOT}$的取值范围通常在10kΩ到100kΩ之间。电阻值不宜过大，否则流经电阻网络的电流（反馈电流）过小，容易受到FB引脚内部偏置电流或外部噪声的影响，导致反馈电压精度下降。如果电阻值过小，虽然抗干扰能力增强，但会增加反馈网络的静态功耗（PQUIESCENT=VOUT2/(RTOP+RBOT)），对于追求极致低功耗的电池供电设备来说是不可接受的。

• 噪声滤波： 为了进一步增强抗噪声能力和抑制开关瞬态引起的纹波，有时会在FB引脚与地之间并联一个小的电容（CFB，通常在10pF到100pF范围），形成一个低通滤波器。这个电容可以滤除高频噪声，避免其干扰误差放大器的正常工作，从而提高输出电压的稳定性。

• 引脚布线： FB引脚是整个电源环路中对噪声最敏感的节点之一。在PCB布局布线时，连接FB引脚的走线必须短而直，且应远离任何潜在的噪声源，特别是高频、大电流的**SW（开关）**节点走线和电感。任何耦合到FB走线的噪声都可能被放大并导致输出电压的不稳定或纹波增加。

3. PFM模式下的特殊性与$V_{REF}$的微小差异

TPS61023芯片在轻负载条件下会自动进入省电模式（PFM, Pulse Frequency Modulation），以实现整个负载范围内的高效率。在PFM模式下，芯片的内部工作方式会发生转变，其内部用于比较的**参考电压VREF**可能会有微小的提高（典型值可能为0.601V），略高于PWM模式下的0.595V。这种设计是一种有意的轻微上调，目的是在轻载时稍微提高输出电压，以抵消PFM模式下由于脉冲不连续性导致的平均电压轻微下降趋势，从而在PWM和PFM模式切换时，最大限度地减小输出电压的跳变，确保输出电压的平滑过渡和整体稳定性。工程师在进行系统级设计和精度校验时，需要考虑这种模式切换带来的$V_{REF}$的微小变化。

二、EN引脚：系统启用与关断的精细化控制策略

EN (Enable) 引脚是一个关键的数字逻辑输入端，它直接控制着TPS61023DRLR升压转换器的核心功能块的启动和关断。通过对EN引脚施加不同的逻辑电平，设计者可以对电源系统进行高效的电源管理，实现开关机、低功耗待机以及欠压锁定等复杂功能。

1. EN引脚的工作模式与逻辑电平定义

EN引脚是标准的CMOS兼容逻辑输入，其功能定义清晰明了：

• 逻辑高电平（EN High）： 当EN引脚电压高于设定的逻辑高电平阈值（VIH_EN，典型值1.2V）时，芯片内部的功能块被唤醒，启动工作。TPS61023进入正常工作状态，执行升压转换功能，根据FB引脚的反馈信号调节输出电压，并根据负载情况在PWM（脉冲宽度调制）模式和PFM模式之间自动切换，以实现效率最大化。

• 逻辑低电平（EN Low）： 当EN引脚电压低于设定的逻辑低电平阈值（VIL_EN，典型值0.42V）时，芯片进入完全关断状态（Shutdown）。在关断模式下，芯片内部的振荡器、控制电路、功率开关管全部停止工作。此时，TPS61023展现出其极低的关断电流特性，从VIN和SW引脚消耗的静态电流典型值仅为**0.1μA（微安）**，这对于电池供电设备实现超长待机时间至关重要。

2. 真正的输入-输出断开机制（True Disconnection）

TPS61023在关断模式下实现了一个非常重要的特性，称为**“真正的输入与输出断开（True Disconnection between input and output during shutdown）”**。在许多传统的升压转换器中，当芯片关断时，输入电压（VIN）仍然可以通过电感和内部整流器件（或同步整流MOSFET的体二极管）直接或间接导通到输出端（VOUT）。这会导致两个问题：

• 在关断状态下，输入电压仍会向输出端供电，即使芯片不工作，电池仍在缓慢耗电。

• 如果VOUT上电（例如外部电路给VOUT供电或超级电容保持高压），电流可能会反向流向VIN，对输入源（如电池）造成不必要的放电。

而TPS61023的True Disconnection功能，通过内部精心设计的开关矩阵，在EN为低电平时，将输入与输出完全断开，确保了输入电源的电流消耗被限制在极低的关断电流水平（仅0.1μA），彻底避免了关断模式下的电池泄露电流问题。这极大地简化了系统设计中对电池开关或负载开关的需求。

3. 欠压锁定功能（UVLO）与EN的协同作用

虽然EN引脚用于用户控制的开关机，但芯片内部还包含欠压锁定（UVLO, Under-Voltage Lockout）保护机制，它在EN为高电平且芯片被启用时发挥作用。UVLO电路持续监测输入电压VIN。当VIN低于设定的UVLO阈值（例如0.5V或1.8V启动阈值）时，芯片会强制关断功率级，以防止在输入电源电压过低、无法保证正常升压操作时，出现输出不稳或对开关管造成不必要的应力。

EN引脚可以用于实现或辅助更精细的UVLO功能。例如，通过外部电阻分压网络和比较器来驱动EN引脚，可以设置一个高于芯片内部UVLO阈值的外部精确启动电压。这允许设计者根据不同类型的电池（如一次性碱性电池或充电锂电池）的特性，来精确定义电源系统的最小工作电压，确保电池不会被过度放电到损坏的程度，从而保护了输入电源的健康和寿命。

三、PGND引脚：功率地与系统噪声抑制的核心

PGND (Power Ground) 引脚是TPS61023DRLR芯片的功率地端，它不仅是电路的参考零电位点，更是整个升压回路中大电流回流的必经之路。在任何开关电源设计中，地的处理都是至关重要的，尤其在升压转换器中，由于电感充放电和开关管通断会产生瞬态大电流，因此PGND的处理直接关系到电源的效率、稳定性和电磁兼容性（EMC）。

1. 功率地与信号地的分离原则

在典型的开关电源应用中，通常会区分功率地（Power Ground, PGND）和信号地（Signal Ground, SGND）。PGND承载着开关管、电感和输入/输出电容的大电流、高动态回流路径；而SGND则服务于芯片内部的控制逻辑、基准电压源和反馈网络等小电流、低噪声信号。

对于TPS61023DRLR这种高度集成的SOT-563封装芯片，通常只有一个PGND引脚。这意味着设计者必须在PCB布局上实现虚拟的功率地与信号地分离，并采用**单点接地（Star Ground）**原则，以保证敏感的信号不被功率大电流回路的瞬态压降所干扰。

• 布局要点： PGND引脚应该作为输入电容、输出电容、以及反馈网络下分压电阻的共同连接点，并且是整个升压回路的电流回流起点。从PGND引脚出发的走线应该宽厚且短，以最小化寄生电感和电阻，从而降低地线上的瞬态压降和开关噪声。

• 信号地处理： 尽管芯片只有一个PGND引脚，但连接FB引脚的下分压电阻的另一端（地端）应尽量靠近PGND引脚，以确保反馈信号的参考地电位是准确且稳定的。这个点可以被视为“信号地”的参考点。

2. PGND与输入/输出电容的密切关联

PGND引脚与输入电容（CIN）和输出电容（COUT）的负极连接点具有直接的物理和电气关联。

• 输入电容（CIN）： 在升压转换器中，CIN的作用是提供开关管导通时电感储能所需的大电流，并吸收输入电压源（如电池）上的脉动电流，防止其对输入源造成干扰。$C_{IN}$的负极必须尽可能直接且紧密地连接到PGND引脚，以确保低阻抗的充放电回路。

• 输出电容（COUT）： $C_{OUT}$的作用是存储能量并在开关管断开时向负载提供平滑电流，同时抑制输出电压纹波。$C_{OUT}$的负极也必须通过短且宽的走线连接到PGND引脚，以最小化其等效串联电阻（ESR）和等效串联电感（ESL）对纹波的影响。

一个优秀的电源地平面布局，能够有效地控制电流的流向，将高频噪声限制在局部的小环路内，阻止其辐射到PCB上的其他敏感电路区域，从而确保整个电源系统的稳定性和EMC性能。PGND引脚的处理，就是实现这一目标的核心所在。

四、SW引脚：高频大电流的开关节点与电感连接

SW (Switch) 引脚是TPS61023DRLR芯片最关键的功率引脚之一，它直接连接到芯片内部集成的低侧（Low-Side, LS）和高侧（High-Side, HS）同步整流MOSFET之间的开关节点，同时也是外部升压电感（L）的连接点。这个引脚的特性是高频、大电流、高动态电压变化，是整个升压转换器中噪声最大的地方。

1. SW引脚的开关操作与内部MOSFET集成

TPS61023是一款同步升压转换器，这意味着它使用一个内部高侧MOSFET替代了传统升压电路中的外部肖特基二极管作为整流元件。这种同步整流设计显著地减少了整流器件的功耗（因为MOSFET的导通电阻**RDS(on)远低于二极管的正向压降），从而将效率提高到94%**的水平。

SW引脚上的电压波形是一个典型的开关波形，具有快速的上升和下降沿，其电压在以下两个状态之间剧烈变化：

• LS-MOSFET导通（电感储能阶段）： 低侧开关MOSFET（连接SW和PGND）导通时，电感（L）被直接连接到输入电压VIN和地（PGND）之间，电感电流线性增加，SW引脚电压被拉至接近PGND电位。

• LS-MOSFET关断，HS-MOSFET导通（能量释放与升压阶段）： 低侧开关MOSFET关断后，为了保持电流连续性，电感两端产生较高的反向电动势（V = -L * di/dt），高侧同步整流MOSFET（连接SW和VOUT）导通，电感中存储的能量和输入电源能量一起流向输出端（VOUT）和负载。此时，SW引脚电压被拉升至VOUT + VDS(HS)（略高于输出电压），其中$V_{DS(HS)}$是高侧MOSFET的压降。

由于SW引脚电压的剧烈变化（从接近0V到超过5V）和流经电感的3.7A谷值电流限制，这个节点是高频谐波和电磁干扰（EMI）的主要来源。

2. 升压电感的选择与SW引脚的配合

外部升压电感（L）的选择对SW引脚的工作状态和系统性能至关重要：

• 电感值（L）： 电感值的选择影响电感电流的纹波（ΔIL）。电感值越大，电流纹波越小，有助于降低系统的开关噪声和提高效率，但会增加电感的物理尺寸和成本。TPS61023在**VIN>1.5V时以1MHz的频率工作，在VIN<1V时频率降至0.5MHz**，这种变频设计是为了在极低输入电压下仍能保持大电流输送能力。设计者必须根据最低输入电压、最大输出电流和允许的电流纹波来选择合适的电感值，通常推荐使用微亨（μH）级别的电感（例如2.2μH或4.7μH）。

• 电感饱和电流： 所选电感的额定饱和电流（ISAT）必须高于芯片的3.7A谷值电流限制，并留有足够裕量。如果电感在工作电流下饱和，电感值会急剧下降，导致电流纹波急剧增大，从而触发芯片的电流限制保护，并可能导致系统性能急剧恶化甚至损坏。

• 电感类型与封装： 由于SW引脚是高噪声源，选择**屏蔽型电感（Shielded Inductor）**至关重要。屏蔽型电感内部的磁场泄漏极少，能有效抑制高频噪声的辐射，降低对周边电路的干扰。

3. PCB布局中的SW节点隔离

在PCB布线中，连接SW引脚和电感的走线是核心的噪声源。必须采取一切措施来隔离和最小化这个节点：

• 走线宽度： 走线应足够宽以承载大电流。

• 走线长度： 走线必须尽可能短，以最小化寄生电感和环路面积，降低辐射EMI。

• 与其他走线的距离： SW走线必须远离所有敏感信号线，特别是FB引脚的反馈走线和任何数字或模拟控制信号线。在多层板设计中，可以将SW节点走线布局在内层，并用地平面（PGND）进行包围和屏蔽，进一步抑制噪声。

五、VOUT引脚：能量输出、芯片供电与保护机制

VOUT (Output Voltage) 引脚是TPS61023DRLR升压转换器的能量输出端，也是芯片内部逻辑和驱动电路的供电来源。它将经过升压和稳压处理后的直流电压提供给外部负载。VOUT引脚的稳定性和纯净度是衡量整个电源系统性能的关键指标。

1. 功率输出与内部供电的双重角色

VOUT引脚具有双重功能：

• 向负载供电： 这是升压转换器最直接的功能，将输入电源提升到用户设定的目标电压，为下游电路（如微控制器、RF模块、显示屏等）提供稳定的工作电源。TPS61023支持的输出电压设置范围是2.2V到5.5V，覆盖了绝大多数便携式设备和低功耗物联网应用的需求。

• 内部芯片供电（VCC）： 芯片内部的驱动电路、控制逻辑、误差放大器等都需要一个稳定的电源才能工作。在TPS61023中，这些内部电路通常直接从VOUT引脚获取电源。这种设计称为自举（Bootstrap）供电或自供电（Self-Powering）。当芯片启动时，它会首先利用输入电压或一个低压启动电路开始工作，一旦VOUT达到足够高的电压，芯片内部就会切换到由VOUT供电，以保证内部逻辑在最高效率和最佳性能下运行，尤其是在极低输入电压（低至0.5V）工作时，由升压后的VOUT供电能够确保内部开关管驱动信号的强度。

2. 输出电容（COUT）的选择与瞬态响应

为了确保VOUT引脚的电压稳定性，外部必须连接一个或多个输出电容（COUT）。

• 纹波抑制： $C_{OUT}$的主要作用之一是吸收并平滑开关操作引入的电流脉动，从而最小化输出电压的**纹波（$V_{RIPPLE}$）**。由于升压转换器的输出电流是脉动的，需要$C_{OUT}$具备较低的**ESR**和**ESL**，以有效吸收高频电流尖峰。通常推荐使用**陶瓷电容（X5R或X7R材质）**，其电容值应根据输出电压、负载电流和允许的纹波大小来决定，典型值在$10mu F$到47μF之间。

• 瞬态响应： $C_{OUT}$的另一个关键作用是提高系统的负载瞬态响应能力。当负载电流突然从轻载变为重载时，**COUT**必须能够快速提供额外的电荷以维持输出电压不至于过度跌落。足够的容值和低阻抗是保证良好瞬态响应的关键。

3. VOUT引脚上的保护机制

TPS61023在VOUT引脚上集成了多重保护功能，以增强系统的可靠性和安全性：

• 输出过压保护（OVP）： 芯片内置了过压保护电路，典型阈值约为**5.7V。如果由于负载开路、反馈电阻故障或其他原因导致VOUT**意外上升并超过此阈值，芯片会立即停止开关操作，保护下游敏感电路免受高压损坏。

• 输出短路保护（SCP）： 当VOUT引脚发生对地的短路故障时，芯片会快速响应并进入短路保护模式，限制通过开关管的电流，以保护芯片本身和外部组件（如电感）不被过电流烧毁。

• 热关断保护（TSD）： 虽然热保护是通过监测芯片内部结温来触发的，但其最终效果是影响VOUT。如果芯片内部温度超过**150∘C**的典型阈值，芯片将自动关断，以防止永久性热损伤。当温度下降到安全范围（具有20∘C的滞回）后，芯片会自动尝试重启。

六、VIN引脚：电源输入与超低电压工作的关键

VIN (Input Voltage) 引脚是TPS61023DRLR芯片的主电源输入端，它将外部输入电源（如电池或超级电容器）引入到芯片内部的功率级和控制电路。VIN引脚是体现该芯片超低电压工作能力的核心接口。

1. 宽输入电压范围与超低电压启动

TPS61023的主要技术亮点之一在于其极宽的工作电压范围，从**0.5V到5.5V**。

• 最低工作电压： 芯片的正常工作电压可以低至**0.5V**，这在电源芯片领域中是非常优秀的指标。这意味着即使是单节碱性电池、镍氢电池或深度放电的超级电容器，只要其电压不低于0.5V，芯片就能持续工作，最大限度地榨取输入源中的剩余能量。

• 最小启动电压： 芯片的最小启动电压（Minimum Input Voltage for Start-up）要求通常略高于最低工作电压，典型值为**1.8V**。一旦启动成功并进入稳态运行，输入电压可以下降到0.5V而不停止工作。这种设计是为了确保在启动瞬间，芯片内部控制电路有足够的驱动能力来可靠地开启第一个开关周期。

这种超低输入电压工作的能力，对于依赖单节电池或超级电容作为主电源或备用电源的应用（如电子锁、可穿戴设备、能量采集系统等）具有革命性的意义。

2. 输入电容（CIN）的布局与滤波作用

为了保证VIN引脚电压的纯净和稳定，一个低ESR、低ESL的输入电容（CIN）是必不可少的，其负极应紧密连接到PGND引脚。

• 提供瞬态电流： 当芯片的低侧开关管（LS-MOSFET）导通时，电感（L）需要从VIN引脚和$C_{IN}$迅速抽取大电流进行储能。由于输入源（如电池）的内阻通常较大且不能快速响应瞬态需求，$C_{IN}$的作用就是充当一个局部的、低阻抗的储能库，为电感提供瞬间所需的大电流。

• 输入电压去耦： $C_{IN}$可以有效地将开关操作产生的**高频噪声电流**限制在一个以$C_{IN}$、电感、LS-MOSFET和PGND组成的**热回路（Hot Loop）**内部，防止这些噪声回流到输入电源线和PCB板的其他部分，从而实现输入电源的去耦和滤波。

优秀的PCB布局要求**$C_{IN}$尽可能地靠近VIN和PGND引脚**，以最小化连接走线产生的寄生电感，这是实现高效率和低噪声设计的关键所在。

3. VIN引脚的保护与应用灵活性

VIN引脚不仅作为电源输入，同时也连接着芯片内部的UVLO电路和关断电流（Shutdown Current）监测点。在关断模式下，流经VIN引脚的电流被限制在极低的**0.1μA**，保证了待机时的超低功耗。

此外，TPS61023在设计上还具备一种特殊的直通模式（Pass-through Mode），即当输入电压VIN超过设定的输出电压VOUT时（例如，使用外部锂电池，初始电压4.2V，输出设置为3.7V），芯片内部会保持高侧同步整流开关管（HS-MOSFET）持续导通，将输入电压直接或接近直接地连接到输出端。虽然这种模式并非严格意义上的升压，但它最大限度地降低了高侧开关管的导通损耗，提高了$V_{IN} > V_{OUT}$条件下的效率，同时也允许芯片在输入电压变化时保持灵活的供电方式。

总结：六引脚的高度集成与电源系统设计挑战

TPS61023DRLR芯片的六个引脚——FB、EN、PGND、SW、VOUT、VIN——以最小的物理封装尺寸，实现了高度复杂的同步升压功能。从数字控制的EN、到模拟采样的FB、再到大电流处理的VIN、VOUT、SW和PGND，每一个引脚都紧密耦合，共同构成了精密、高效的电源管理系统。

对于电子工程师而言，尽管芯片引脚数量少，但设计挑战并未减少，反而集中在PCB布局上。如何通过最优的布局和布线，最小化开关噪声（SW和PGND环路）、最大化反馈信号的纯净度（FB走线隔离）、保证功率路径的低阻抗（VIN/VOUT/PGND的走线宽度），是决定最终产品性能和可靠性的关键。TPS61023凭借其超低输入电压能力和高集成度，为新一代便携式和低功耗设备提供了极其有力的电源解决方案。