在 PCIe 总线中，各种信号通过特定的物理层和数据链路层机制进行传递，以确保高速、高效且可靠的数据传输和设备间通信。以下是这些信号在 PCIe 总线中的传递方式：

1. 时钟信号（REFCLK+ 和 REFCLK-）

• 传递方式：主机时钟信号通过 PCIe 总线上的专用时钟线路传输到设备端。PCIe 插槽使用这组信号与处理器系统同步，其频率范围为 100MHz±300ppm。

• 作用：为 PCIe 设备提供稳定的时钟参考，确保设备与主机之间的数据传输同步，避免时钟漂移导致的通信错误。

2. 复位信号（PERST#）

• 传递方式：通过边带信号线传输。

• 作用：用于复位 PCIe 插槽和 PCIe 设备。当该信号有效时，PCIe 设备将进行复位操作，初始化其内部逻辑和状态。

3. 电源信号（Vcc 与 Vaux）

• 传递方式：通过电源线路传输。

• 作用：为 PCIe 设备提供所需的电能。Vcc 为主电源，用于设备的主要逻辑模块；Vaux 为辅助电源，与电源管理相关的逻辑使用。

4. 数据信号

• 传递方式：PCIe 总线使用差分信号进行数据传送。每个 Lane 由一对 Rx（接收）、Tx（发送）差分对组成。数据以串行方式在 Lane 上传输，然后在芯片内部进行串并转换。

• 特点：差分信号具有抗干扰能力强、能有效抑制电磁干扰等优点。PCIe 链路可以支持多个 Lane，以提高数据传输带宽。

5. 辅助信号（如 WAKE#、PRSNT1 和 PRSNT2）

• 传递方式：通过专用的信号线传输。

• 作用：WAKE# 用于设备唤醒请求；PRSNT1 和 PRSNT2 用于指示 PCIe 设备的热插拔状态。

6. 其他信号（如 JTAG 信号、SMBus 信号）

• 传递方式：通过特定的信号线或总线传输。

• 作用：JTAG 信号用于芯片内部测试；SMBus 信号用于管理处理器系统的外部设备，并收集外设的运行信息。

7. 信号传递机制

• 物理层：负责提供串行总线接口，实现数据比特传输。物理层还包含时钟恢复模块（CDR），用于从接收报文中提取接收时钟，实现同步数据传递。

• 数据链路层：负责传输包的生成和分解，确保数据的可靠传输。数据链路层还包含错误检测和纠正机制，以提高数据传输的准确性。

8. 时钟恢复与同步

• 时钟恢复：由于 PCIe 总线在物理链路上并没有专门的时钟线，因此接收端需要使用时钟恢复模块（CDR）从接收报文中提取接收时钟。

• 同步机制：PCIe 总线使用基于时钟的同步传送机制，确保发送端和接收端的数据传输同步。